19-21 апреля проходил инженерный хакатон от компании Yadro, посвящённый разработке систем на кристалле (СнК). В рамках мероприятия участникам предложили выбрать один из четырёх треков: «Функциональная верификация», «Топологическое проектирование», «RTL-проектирование» и «Системное программирование». В каждом из треков нужно было решить задачу, связанную с этапами разработки и проверки функционала современных СнК.

Проектирование топологии — один из основных этапов разработки интегральных схем. При топологическом проектировании современных цифровых интегральных устройств происходит преобразование функционального (RTL) описания в логическую схему из стандартных ячеек. В дальнейшем происходит их размещение на кристалле (чипа) и трассировка металлических связей между размещёнными ячейками в многослойной структуре.

Цель функциональной верификации — проверка цифрового устройства на соответствие заявленной спецификации: выполняет ли оно заложенные в него функции, ведёт ли себя предсказуемо. Даже небольшая интегральная микросхема типа микроконтроллера — это набор из десятков подмодулей, зачастую со сложным функционалом.

Системные программисты решают много интересных и амбициозных задач в маршруте проектирования систем на кристалле (СнК). Современные СнК включают в себя большое количество разнообразных подсистем — от низкоскоростной периферии до всевозможных ускорителей. На ранних этапах проектирования основной вызов для команд — это проверка соответствия заявленным требованиям, то есть верификация цифровой аппаратуры. При этом системные программисты первыми начинают разрабатывать всевозможные пользовательские функциональные сценарии, которые будут использованы в СнК. С помощью функциональных эмуляторов и RTL-симуляторов они могут проводить исследования и запускать различные сценарии проверки.

В основе большинства современных цифровых микросхем лежат логические схемы с двоичной логикой работы, включающие комбинационную логику и элементы памяти (триггеры, регистры). Они создаются с использованием языков описания аппаратуры (HDL): Verilog или VHDL, которые оперируют двоичными данными. Программы логического синтеза переводят HDL-описание в схему соединения вентилей и триггеров — RTL-описание (Register Transfer Level). Самые распространённые современные цифровые чипы создаются на основе такого HDL-описания. Микроархитектура, разработанная RTL-инженером, во многом определяет производительность, компактность и энергоэффективность чипа.

Команда от РТУ МИРЭА, состоящая из студентов кафедры наноэлектроники 4-го курса Вячеслава Вахина и Ильи Сторожева, принимала участие в треке «Функциональная верификация».

Источник: https://www.mirea.ru

#хакатон #программирование #студенты #образование